日本国特許庁 JAPAN PATENT OFFICE H. Kurakane 11/20/03 Q78541

10F1

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年11月22日

出願番号 Application Number:

特願2002-339632

[ST: 10/C]:

[J P 2 0 0 2 - 3 3 9 6 3 2]

出 願 人
Applicant(s):

日本電気株式会社

2 0 0 3 年 1 0 月 1 7 日

特許庁長官 Commissioner, Japan Patent Office 今井康



【書類名】

特許願

【整理番号】

53210810

【あて先】

特許庁長官殿

【国際特許分類】

G06F 1/04

G06F 1/06

【発明者】

【住所又は居所】

東京都港区芝五丁目7番1号

 \mathbb{H}

本電気株式会社内

【フリガナ】

クラカネヒロシ

【氏名】

倉金 博

【特許出願人】

【識別番号】

000004237

【氏名又は名称】

日本電気株式会社

【代理人】

【識別番号】

100109313

【弁理士】

【氏名又は名称】

机 昌彦

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】

03-3454-1111

【選任した代理人】

【識別番号】

100111637

【弁理士】

【氏名又は名称】 谷澤 靖久

【電話番号】

03-3454-1111

【手数料の表示】

【予納台帳番号】 191928

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】

0213988

【プルーフの要否】

要



【発明の名称】 クロック制御方式及び方法

【特許請求の範囲】

【請求項1】 CPUと、前記CPUの周辺機能ブロックと、入力されたシステム・クロックの周波数を逓倍して出力する逓倍回路と、前記逓倍回路から出力された信号の周波数を分周して、前記CPUに供給される第1のクロックを生成する第1の分周回路と、前記逓倍回路から出力された前記信号の周波数を分周して、前記周辺機能ブロックに供給される第2のクロックを生成する第2の分周回路と、前記第1のクロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定するクロック制御手段とを備えることを特徴とするクロック制御方式。

【請求項2】 請求項1記載のクロック制御方式において、前記クロック制御手段は、前記CPUの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN倍に設定変更させた後、前記逓倍回路の逓倍率の値をN倍に設定変更させてから前記CPUの前記低消費電力モードの設定を解除することを特徴とするクロック制御方式。

【請求項3】 CPUと、前記CPUの周辺機能ブロックと、前記CPU及び前記周辺機能ブロックに供給されるそれぞれのクロックを生成する逓倍回路及び複数の分周回路とを備え、入力されたシステム・クロックの周波数を前記逓倍回路で逓倍した後、前記分周回路でそれそれ分周して前記クロックとして前記CPU及び前記周辺機能ブロックに供給するクロック制御方法において、前記CPU用クロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更した後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定することを特徴とするクロック制御方法。

【請求項4】 請求項3記載のクロック制御方法において、前記CPUの前

記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN倍に設定変更した後、前記逓倍回路の逓倍率の値をN倍に設定変更させてから前記CPUの前記低消費電力モードの設定を解除することを特徴とするクロック制御方法。

【請求項5】 CPUと、前記CPUの周辺機能ブロックと、前記CPU及び前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び複数の分周回路と、前記CPU、前記逓倍回路及び前記分周回路の制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記CPUと前記CPUの周辺機能ブロックとの前段にそれぞれ第1の分周回路及び第2の分周回路として接続された前記複数の分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第1の分周回路が分周して前記CPU用クロックとして前記CPUに供給し、前記逓倍回路から出力された信号の周波数を前記第2の分周回路が分周して前記周辺機能ブロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段が、クロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定することを特徴とするクロック制御方法。

【請求項6】 請求項5記載のクロック制御方法において、前記制御手段は、前記CPUの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN倍に設定変更した後、前記逓倍回路の逓倍率の値をN倍に設定変更させてから前記CPUの前記低消費電力モードの設定を解除することを特徴とするクロック制御方法。

【請求項7】 CPUと、前記CPUの周辺機能ブロックと、前記CPUび前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び分周回路と、前記逓倍回路及び前記分周回路の動作制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記CPUと前記CPUの周辺機能ブロックとの前段にそれぞれ第1の分周回路及び第2の分周回路

として接続された前記分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第1の分周回路が分周して前記CPU用クロックとして前記CPUに供給し、前記逓倍回路から出力された信号の周波数を前記第2の分周回路が分周して前記周辺機能ブロック用クロックとして前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段は、前記CPUから出力される第1のクロック停止許可信号を受信したとき、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN分の一に設定変更させてから前記CPUを低消費電力モードに設定することを特徴とするクロック制御方法。

【請求項8】 請求項7記載のクロック制御方法において、前記制御手段が前記CPUから出力される第1のクロック停止許可信号の受信がなくなったとき、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記周辺機能ブロックが動作を継続中であると判定し、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN倍に設定変更した後、前記逓倍回路の逓倍率の値をN倍に設定変更してから前記CPUの低消費電力モードを解除することを特徴とするクロック制御方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1]$

【発明の属する技術分野】

本発明はクロック制御方式及び方法に関し、特にCPUとLCDコントローラなどの周辺機能ブロックを搭載して、携帯型情報処理装置や携帯型通信機器等を構成する各種デバイスの、逓倍回路及び分周回路を備えたクロック制御方式及び方法に関する。

[0002]

【従来の技術】

従来、ディジタル回路を使用する情報処理装置や通信機器には、それらの情報処理装置や通信機器に必要な様々な機能を実現するため、クロックで動作する各種のディジタル回路が使用されているが、上記情報処理装置や通信機器を構成する個々のデバイス内でも、複数のディジタル回路が使用され、それらのディジタル回路で実現される機能ブロックの機能の違いによって、ディジタル回路に供給されるクロックの周波数が異ることが多く、それらのディジタル回路を駆動するために、様々な周波数のクロック周波数が使用されている。

[0003]

このため、周波数の異る複数のクロックが使用される、情報処理装置や通信機器の各デバイス内では、デバイス内あるいは外部に設けられた発振器で生成される基準となるクロック(以下、システム・クロックという)の周波数を、まず逓倍回路で逓倍し、そのデバイス内で使用される各種のクロックの周波数よりも大きい周波数のクロックを生成し、生成された前記クロックを、デバイス内の各種の機能ブロックに使用されている各種のディジタル回路に分配するとき、上記の機能ブロックの前段に設けられた分周回路によって、それぞれのディジタル回路に必要な周波数を有するクロックになるように分周した後、ディジタル回路に供給されている。

[0004]

上記のように、情報処理装置や通信機器の中で、システム・クロックの周波数を一旦、逓倍回路で逓倍し、さらに、逓倍回路からの出力信号の周波数を分周回路によって分周し、それぞれのディジタル回路が必要とする周波数を有するクロックを生成し、それぞれの機能ブロックのディジタル回路に供給する技術は、例ば、特開2002-108490号公報、あるいは、特開2001-296842号公報などに示される。

[0005]

上記の特開2002-108490号公報に記載のクロック供給回路の技術は、例えば、ディジタル放送の受信用LSIにおいて、受信回路及びDSPなどの

処理回路にクロックを供給するクロック供給回路、特に、放送信号に対する同期ずれの量に応じて、受信回路に供給するクロックの周波数を切り替えることで送信信号との同期を保ち、また、処理回路の負荷などに応じて処理回路に供給するクロックの周波数を切り替えるクロック供給回路に関するものである。

[0006]

なお、この技術は、システム・クロックの発生源として低周波数の外部発振器を用い、この低周波数の外部発振器から出力された信号の周波数を逓倍回路で一旦逓倍し、その後、各種の機能回路にそれぞれ必要な周波数のクロックを、別々の分周回路で分周して生成し供給することにより、クロック供給回路としての回路構成を簡略化でき、低消費電力化を実現できるクロック供給回路の技術として開発されている。

[0007]

また、上記の特開2001-296842号公報に記載の技術は、液晶表示パネルを駆動してビデオ画像を表示させるための信号(クロック)を生成する信号生成装置に関する技術であり、安定した動作を実現でき、且つ駆動対象となる液晶表示パネルの構成画素数に任意に対応できる信号生成装置に関する技術である

[0008]

上記信号生成装置は、ビデオ信号中の水平同期信号を検出する同期検出回路と、システム・クロックを逓倍回路で逓倍した後、そのクロックの周波数を上記水平同期信号を用いて分周することによって、液晶パネルの信号電極を駆動するための、任意周波数のクロックを生成する分周回路とを備えて構成されている。

$[0\ 0\ 0\ 9\]$

このように、情報処理装置や通信機器では、システム・クロックの周波数から、各種装置内の各種のディジタル回路にそれぞれ必要な、互いに周波数の異る各種のクロックを生成するために、上述したような用い方をする逓倍回路及び分周回路を備えて構成されることが多い。

[0010]

次に、携帯型情報処理装置や携帯型通信機器等の各種装置に用いられる各種デ

バイスの中の、CPU(Central Processing Unit:中央処理装置)とLCD(Liquid Crystal Display:液晶表示)コントローラなどの周辺機能ブロックを搭載したデバイスにおける、上記 逓倍回路及び分周回路を備えた従来のクロック周波数の供給方法について説明する。

$[0\ 0\ 1\ 1]$

携帯型情報処理装置や携帯型通信機器等の各種装置に用いられる、CPUとLCDコントローラなどの周辺機能ブロックを搭載した各種デバイスでは、携帯型情報処理装置や携帯型通信機器等のバッテリーから電力を供給されているので、装置の動作時間を長く保たせるため、CPUに低消費電力モードの機能を付加し、システム・クロックの供給を停止させてCPUの動作を停止させ、CPUによる消費電力を抑制するとともに、システム・クロックの生成のための回路で発生する消費電力を低減して、低消費電力化を図ることができるように構成されているものが多い。

[0012]

上記低消費電力モードの機能を付加されたCPUを搭載して構成されたデバイスを使用している装置では、CPUに対する低消費電力モードを設定してシステム・クロックの供給を停止させ、CPUの動作を停止させることにより消費電力を抑制することができるようになっているので、CPUの動作を停止させて消費電力を抑制する分、装置の動作時間を長く保たせることができる。

[0013]

しかし、LCDコントローラなどのような周辺機能ブロックについては、その機能上の役割から、CPUの動作が停止しても、その動作を継続させなければならない場合、周辺機能ブロックにクロックを供給するために、継続して逓倍回路及び周辺機能ブロックの前段の分周回路により、システム・クロックから周辺機能ブロックに供給するクロックを生成しなければならない。

$[0\ 0\ 1\ 4]$

一般的には、周辺機能ブロックに要求されるクロックの周波数は、CPUに要求されるクロックの周波数よりも低い周波数で十分である場合が多いが、周辺機

能ブロックの前段に設けられた分周回路に供給される、逓倍回路から出力された信号は、CPUの前段に設けられた分周回路に供給される信号と同じで、周辺機能ブロックの前段に設けられた分周回路に供給される信号としては、必要以上に周波数の高い信号を供給されていることになるが、必要以上に高い周波数まで一旦逓倍した信号を次の分周回路で、周辺機能ブロックに適した低い周波数まで分周しなければならず、逓倍回路で高い周波数に逓倍すればするほど、それだけ逓倍回路及び分周回路での無駄な消費電力が増加してしまうという問題を有している。

[0015]

【特許文献1】

特開2002-108490号公報 (第1頁~第3頁、図2)

【特許文献2】

特開2001-296842号公報 (第1頁~第3頁、図1)


[0016]

【発明が解決しようとする課題】

上述した従来のクロック制御方式及び方法では、一般的には周辺機能ブロックに要求されるクロックの周波数は、CPUに要求されるクロックの周波数よりも低い周波数で十分である場合が多いにもかかわらず、周辺機能ブロックの前段に設けられた分周回路に供給される逓倍回路から出力される信号は、CPUの前段に設けられた分周回路に供給される信号と同じで、周辺機能ブロックの前段に設けられた分周回路に供給される信号としては、必要以上に周波数の高い信号を供給されてることになるが、必要以上に高い周波数まで一旦逓倍した信号を次の分周回路で、周辺機能ブロックに適した低い周波数まで分周しなければならず、逓倍回路で高い周波数に逓倍すればするほど、それだけ逓倍回路及び分周回路での無駄な消費電力が増加してしまうという欠点を有している。

$[0\ 0\ 1\ 7]$

本発明の目的は、CPUの低消費電力モード状態において、周辺機能ブロックの前段に設けられた分周回路に供給される信号の周波数を、CPUの通常モード状態における場合よりも低く設定でき、周辺機能ブロックに供給されるクロック



[0018]

【課題を解決するための手段】

第1の発明のクロック制御方式は、CPUと、前記CPUの周辺機能ブロックと、入力されたシステム・クロックの周波数を逓倍して出力する逓倍回路と、前記逓倍回路から出力された信号の周波数を分周して、前記CPUに供給される第1のクロックを生成する第1の分周回路と、前記逓倍回路から出力された前記信号の周波数を分周して、前記周辺機能ブロックに供給される第2のクロックを生成する第2の分周回路と、前記第1のクロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定するクロック制御手段とを備えることを特徴として構成される。

[0019]

また、第2の発明のクロック制御方式は、第1の発明のクロック制御方式において、前記クロック制御手段は、前記CPUの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN倍に設定変更させた後、前記逓倍回路の逓倍率の値をN倍に設定変更させてから前記CPUの前記低消費電力モードの設定を解除することを特徴として構成される。

[0020]

また、第3の発明のクロック制御方法は、CPUと、前記CPUの周辺機能ブロックと、前記CPU及び前記周辺機能ブロックに供給されるそれぞれのクロックを生成する逓倍回路及び複数の分周回路とを備え、入力されたシステム・クロックの周波数を前記逓倍回路で逓倍した後、前記分周回路でそれそれ分周して前記クロックとして前記CPU及び前記周辺機能ブロックに供給するクロック制御方法において、前記CPU用クロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更し

た後、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定することを特徴として構成される。

[0021]


また、第4の発明のクロック制御方法は、第3の発明のクロック制御方法において、前記CPUの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる前記分周回路の分周率の値をN倍に設定変更した後、前記逓倍回路の逓倍率の値をN倍に設定変更させてから前記CPUの前記低消費電力モードの設定を解除することを特徴として構成される。

$[0 \ 0 \ 2 \ 2]$

また、第5の発明のクロック制御方法は、CPUと、前記CPUの周辺機能ブロックと、前記CPU及び前記周辺機能ブロックに使用されるクロックを生成する逓倍回路及び複数の分周回路と、前記CPU、前記逓倍回路及び前記分周回路の制御を行う制御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍して、前記CPUと前記CPUの周辺機能ブロックとの前段にそれぞれ第1の分周回路及び第2の分周回路として接続された前記複数の分周回路にそれぞれ入力し、前記逓倍回路から出力された信号の周波数を前記第1の分周回路が分周して前記CPU用クロックとして前記CPUに供給し、前記逓倍回路から出力された信号の周波数を前記第2の分周回路が分周して前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段が、クロックを使用しない低消費電力モードに前記CPUを設定するとき、前記逓倍回路の逓倍率の値をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN分の一に設定変更させてから前記CPUを前記低消費電力モードに設定することを特徴として構成される。

[0023]

また、第6の発明のクロック制御方法は、第5の発明のクロック制御方法において、前記制御手段は、前記CPUの前記低消費電力モードを解除するとき、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN倍に設



[0024]

また、第7の発明のクロック制御方法は、CPUと、前記CPUの周辺機能ブ ロックと、前記CPU及び前記周辺機能ブロックに使用されるクロックを生成す る逓倍回路及び分周回路と、前記逓倍回路及び前記分周回路の動作制御を行う制 御手段とを備え、入力されたシステム・クロックの周波数を前記逓倍回路が逓倍 して、前記CPUと前記CPUの周辺機能ブロックとの前段にそれぞれ第1の分 周回路及び第2の分周回路として接続された前記分周回路にそれぞれ入力し、前 記逓倍回路から出力された信号の周波数を前記第1の分周回路が分周して前記C PU用クロックとして前記CPUに供給し、前記逓倍回路から出力された信号の 周波数を前記第2の分周回路が分周して前記周辺機能ブロック用クロックとして 前記周辺機能ブロックに供給するクロック制御方法において、前記制御手段は、 前記CPUから出力される第1のクロック停止許可信号を受信したとき、前記周 辺機能ブロックから出力される第2のクロック停止許可信号の受信の有無により 前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能 ブロックから出力される第2のクロック停止許可信号の受信がなかったとき、前 記周辺機能ブロックが動作を継続中であると判定し、前記逓倍回路の逓倍率の値 をN(正数)分の一に設定変更させた後、前記周辺機能ブロックの前段に設けら れる第2の分周回路の分周率の値をN分の一に設定変更させてから前記CPUを 低消費電力モードに設定することを特徴として構成される。

[0025]

また、第8の発明のクロック制御方法は、第7の発明のクロック制御方法において、前記制御手段が前記CPUから出力される第1のクロック停止許可信号の受信がなくなったとき、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信の有無により前記周辺機能ブロックが動作を継続中であるか否かの確認を行い、前記周辺機能ブロックから出力される第2のクロック停止許可信号の受信がなかったとき、前記周辺機能ブロックが動作を継続中であると判定し、前記周辺機能ブロックの前段に設けられる第2の分周回路の分周率の値をN

倍に設定変更した後、前記逓倍回路の逓倍率の値をN倍に設定変更してから前記 CPUの低消費電力モードを解除することを特徴として構成される。

[0026]

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して説明する。

[0027]

図1は、本発明のクロック制御方式及び方法の実施の一形態を示すブロック図である。

[0028]

図1に示す本発明のクロック制御方式及び方法は、携帯型情報処理装置や携帯型通信機器等の各種装置に用いられるデバイスに搭載され、携帯型情報処理装置や携帯型通信機器等の機能の中で要求される各種の情報・データの処理を行うCPUを、クロックを使用しない低消費電力モードに設定するときに、CPUの周辺機能ブロックであるLCDコントローラが動作を継続したままの状態にしておかれるのか否かの確認が行われ、LCDコントローラが動作させたままの状態にしておかれるのか否かの確認が行われ、LCDコントローラが動作させたままの状態にしておかれる場合は、まず周波数の逓倍回路として動作するPLL(PhaseーLocked Loop:位相同期ループ)の逓倍率を、例えばあらかじめ定められたN(正数)分の一の値に下げてPLLからの出力クロックの周波数を低い周波数にし、次に、動作させたままの状態におかれるLCDコントローラの前段にある、周波数の分周回路として動作する分周器の分周率もN分の一の値に下げて、逓倍率と分周率の両方の設定変更が行われる。このとき、上記逓倍率と分周率の設定変更の前後で、逓倍率の値と分周率の値の比である "逓倍率/分周率"の値が変わらないように、逓倍率と分周率のそれぞれの設定変更が行われる。

[0029]

すなわち、本発明では、上記のように、まずPLLの逓倍率が下げられ、ついで分周器の分周率が同じ率で下げられるように設定変更が行われることで、上記周辺機能ブロックに入力されるクロックの周波数は変わらないが、PLLの逓倍率を下げられるので、PLLからの出力信号の周波数を低くすることができ、それだけPLL及び分周器での消費電力を抑制することができる。

[0030]

なお、図1では、周辺機能ブロックとしてLCDコントローラがCPUとともにデバイスに搭載された場合を示している。

[0031]

図1に示す本実施の形態のクロック制御方式及び方法は、携帯型情報処理装置 や携帯型通信機器等の各種装置に用いられるデバイスに搭載されて、携帯型情報 処理装置や携帯型通信機器等の各種の情報・データの処理を行うCPU6と、C PU6の入出力デバイス (図示せず) と接続される周辺機能ブロックであり、分 周器4から出力されるクロック15を入力し、LCD(図示せず)にピクセル・ クロック(Pixel Clock)16を出力するLCDコントローラ7と、入力したシステム・クロック11の周波数を、後述するクロック制御部5により 設定された逓倍率に従って逓倍し、PLL出力信号12として出力するPLL2 と、PLL2から出力されるPLL出力信号12の周波数を、後述するクロック 制御部5により設定される分周率に従って分周し、クロック14を生成してCP U6に出力する分周器3と、PLL2から出力されるPLL出力信号12の周波 数を、後述するクロック制御部5により設定された分周率に従って分周し、クロ ック15を生成してLCDコントローラ7に出力する分周器4と、PLL2に対 しPLL制御信号21による制御及びPLL状態監視信号22による監視を行い 、分周器3に対し分周率制御信号24による制御及び分周器状態監視信号23に よる監視を行い、分周器4に対しては分周率制御信号28による制御及び分周器 状態監視信号27による監視を行い、また、CPU6からはクロック停止許可信 号25を受信して、СР U6に対する低消費電力モードの設定・解除の制御を開 始し、CPU制御信号26によりCPU6に対して低消費電力モードの設定・解 除の制御を行い、さらに、LCDコントローラ7からのクロック停止許可信号2 9を受信するクロック制御部5とから構成されている。

[0032]

次に、動作を説明する。

[0033]

まず最初に、CPU6の低消費電力モードの設定が行われるときの動作につい

て説明する。

[0034]

図2は、図1に示す本発明のクロック制御方式及び方法におけるCPUを低消費電力モードに設定する動作の一例を示す流れ図である。

[0035]

図1において、クロック制御部5は、CPU6から出力されるクロック停止許可信号25の受信の有無により、CPU6がクロック14を必要としているか否かを検知する。すなわち、クロック制御部5がCPU6から出力されるクロック停止許可信号25を受信したとき(図2のS1:Sはステップの意を示す)、クロック制御部5はCPU6がクロック14を必要としていないことを検知する。

[0036]

CPU6がクロック14を必要としないことを検知したクロック制御部5は、 周辺機能ブロックであるLCDコントローラ7がLCDの表示のための動作状態 にあるかどうかを、LCDコントローラ7からのクロック停止許可信号29の受 信の有無により確認する(S2)。

$[0\ 0\ 3\ 7]$

ステップ2で、クロック制御部5により、LCDコントローラ7がLCDの表示のための動作状態にあるかどうかの確認が行われて、LCDコントローラ7からのクロック停止許可信号29の受信が無いとき、すなわち、LCDコントローラ7が動作したままでLCDが表示状態であることをクロック制御部5が確認したときは、クロック制御部5は、まず、PLL2へPLL制御信号21を送出して、PLL2の逓倍率をあらかじめ定められた逓倍率に下げて、例えばN分の一の値に下げて設定変更することによりPLL2からの出力信号の周波数を低い周波数にする。このPLL2の逓倍率の設定変更の結果は、PLL2からクロック制御部5へPLL状態監視信号22によって通知される(S3)。

[0038]

その後で、クロック制御部5は、LCDコントローラ7の前段に設けられた分 周器4へ分周率制御信号28を送出し、PLL2の逓倍率の設定変更に対応させ て、分周器4の分周率をN分の一の値に下げて分周率を設定変更することにより 、PLL2の逓倍率の設定変更で一旦低い周波数になったLCDコントローラ7に供給されるクロック15の周波数は前と同じ周波数に戻される。なお、分周器4の分周率の設定変更の結果は、分周器4からクロック制御部5へ分周器状態監視信号27によって通知される(S4)。

[0039]

クロック制御部5は、上記のPLL2の逓倍率及び分周器4の分周率の設定変更を行った後、CPU制御信号26をCPU6に出力してCPU6を低消費電力モードに設定する(S5)。

[0040]

上記のように、PLL2の逓倍率と分周器4の分周率の両方を、それぞれあらかじめ定められた値、上記の例ではN分の一の値に変更することで、分周器4から出力されLCDコントローラ7に入力されるクロックの周波数が、上記の逓倍率と分周率の両方の変更以前のときと変わらない周波数のままで、PLL2からの出力信号の周波数を、あらかじめ定められた低い周波数に下げることができる

[0041]

なお、PLL2の逓倍率と分周器4の分周率の変更に際しては、変更の順序はPLL2による逓倍率の設定変更が先に行われなければならず、上記に説明した順序と逆の順序で、逓倍率を下げる前に分周率を下げてしまうと、LCDコントローラ7に入力されるクロック15の周波数が一時的に上がってしまい、LCDコントローラ7が正常に動作できなくなる可能性がある。

[0042]

また、上記ステップ2でクロック制御部5により、LCDコントローラ7がLCDの表示のための動作状態にあるかどうかの確認が行われたとき、クロック制御部5は、LCDコントローラ7からのクロック停止許可信号29の受信が有るとき、すなわち、LCDコントローラ7がLCDを表示させるための動作状態には無いことを確認したときは、PLL2の出力を停止させる出力停止の設定の制御を行い(S6)、CPU制御信号26をCPU6に出力してCPU6を低消費電力モードに設定する(S5)。

[0043]

なお、上記ステップ3及びステップ4においてPLL2の逓倍率と分周器4の分周率の設定変更が行われ、ステップ5においてCPU6の低消費電力モードの設定が行われた後に、クロック制御部5にLCDコントローラ7からのクロック停止許可信号29の受信があったときは、クロック制御部5は分周率制御信号28を分周器4に出力し、分周器4に対して上記ステップ4で行われた分周器4の分周率の設定変更をリセットし、すなわち、分周率をN倍に設定してから、PLL制御信号21をPLL2に出力し、PLL2に対して上記ステップ3で行われたPLL2の逓倍率の設定変更をリセットし、すなわち、逓倍率をN倍に設定し、かつ、PLL出力停止の設定を行う。

[0044]

次に、CPU6の低消費電力モードの解除が行われるときの動作について説明する。

[0045]

図3は、図1に示す本発明のクロック制御方式及び方法におけるCPUの低消費電力モードの設定を解除する動作の一例を示す流れ図である。

[0046]

上述したように、図2に示す動作の流れで、図1に示すCPU6の低消費電力 モードの設定が行われてその状態が継続しているものとする。

[0047]

このような状態にあって、クロック制御部5が、CPU6から出力されるクロック停止許可信号25を受信しなくなったとき(S11)、クロック制御部5はCPU6がクロック14を必要としていることを検知し、LCDコントローラ7はLCDの表示のための動作状態にあるかどうかを、LCDコントローラ7からのクロック停止許可信号29の受信の有無により確認し(S12)、ステップ12でクロック制御部5により、LCDコントローラ7がLCDの表示のための動作状態にあるかどうかの確認が行われて、LCDコントローラ7からのクロック停止許可信号29の受信が無いとき、すなわち、LCDコントローラ7がLCDの表示のための動作状態であることをクロック制御部5が確認したときは、クロの表示のための動作状態であることをクロック制御部5が確認したときは、クロ

ック制御部5は、まず、LCDコントローラ7の前段に設けられた分周器4へ分 周率制御信号28を送出して、そのときの分周器4の分周率の値を、低消費電力 モードの設定の場合と逆に、N倍の値に上げて設定変更する。この分周器4の分 周率の設定変更の結果は、分周器4からクロック制御部5へ分周器状態監視信号 27によって通知される(S13)。

[0048]

次に、クロック制御部5からPLL2へPLL制御信号21を送出して、そのときのPLL2の逓倍率の値も、低消費電力モードの設定の場合と逆に、N倍の値に上げて設定変更し、PLL2からの出力信号の周波数を、あらかじめ定められた周波数、すなわち、CPUの低消費電力モードの設定以前のあらかじめ定められた周波数に戻す。このときのPLL2の逓倍率の設定変更の結果も、PLL2からクロック制御部5へPLL状態監視信号22によって通知される(S14)。

[0049]

そして、クロック制御部5は、上記のPLL2の逓倍率及び分周器4の分周率の設定変更を行った後、CPU制御信号26をCPU6に出力してCPU6の低消費電力モードの設定を解除する(S15)。

[0050]

また、ステップ12でクロック制御部5により、LCDコントローラ7がLCDの表示のための動作状態にあるかどうかの確認が行われ、クロック制御部5がLCDコントローラ7からのクロック停止許可信号29の受信を確認したときは、上述したように、PLL2の出力が停止された状態であり、クロック制御部5によって、ステップ3で行われたPLL2の逓倍率の設定変更が既にリセットされ、かつステップ4で行われた分周器4の分周率の設定変更がリセットされている状態であるので、ステップ13及びステップ14の動作を経ずに、クロック制御部5は直接、PLL2の出力停止の設定解除の制御をするためのPLL制御信号21をPLL2に送出し、PLL2の出力停止の設定解除の制御を行って(S16)、CPU制御信号26をCPU6に出力してCPU6の低消費電力モードの設定を解除する(S15)。

[0051]

低消費電力モード解除の場合は、上記のように、PLL2の逓倍率及び分周器4の分周率の両方の値をそれぞれN倍の値に設定変更することによって、低消費電力モード設定の前の、あらかじめ定められた値に戻すことで、LCDコントローラ7に入力されるクロックの周波数が、上記の逓倍率と分周率の設定変更以前と変わらない周波数の状態で、かつ、PLL2からの出力信号の周波数を、CPUの低消費電力モードの設定以前のあらかじめ定められた周波数に戻すことができる。

[0052]

上記のように、CPU6の低消費電力モードの解除が行われる場合は、LCDコントローラ7がLCDの表示のための動作状態にあるか否かの確認が行われて、LCDコントローラ7がLCDの表示のための動作状態にあった場合に、まず分周器4の分周率が上げられ、次にPLL2の逓倍率が上げられる。すなわち、PLL2の逓倍率と分周器4の分周率の設定変更は、CPU6の低消費電力モードの設定時に行われた、PLL2の逓倍率と分周器4の分周率の設定変更の順序が入れ替り、分周器4の分周率の変更が先に行われて、その後でPLL2の逓倍率の変更が行われる。

[0053]

また、上記に説明したように、PLL2の逓倍率の値をあらかじめ定められた 低い値に設定変更し、さらに、LCDコントローラ7の前段に設けられた分周器 4の分周率の値を、PLL2の逓倍率を低い値に設定変更したと同じ比率で低い 値に設定変更させるように構成することにより、CPUの低消費電力モード状態 において、分周器4よりLCDコントローラ7に出力されるクロック15の周波 数を変えないで、LCDコントローラ7の前段に設けられた分周器4に供給され る信号の周波数を、CPU6の通常モード状態における場合よりも低く設定でき 、LCDコントローラ7に供給されるクロックを生成するために要する消費電力 を従来より低く抑えることができる。

$[0\ 0\ 5.4]$

なお、周辺機能ブロックの中には動作時に定常的にクロックなどの信号を出力

するものがある。例えば、図1に示したLCDコントローラ7がそのような周辺 機能ブロックの一つであり、LCDコントローラ7のような周辺ブロックは動作 時に定常的にピクセル・クロック16を出力する。LCDコントローラ7のよう な周辺機能ブロックから出力されるピクセル・クロックのようなクロックの中に は、そのクロックが周辺機能ブロックから出力されている状態の中で上記周波数 の変更が行われると、そのクロックの供給を受ける相手機器が正常に動作できな い場合がある。

[0055]

このように場合、すなわち、ピクセル・クロックを出力する、図1に示したLCDコントローラ7に供給されるクロックの周波数が変動する場合、前述した逓倍率・分周率の変更の前後でLCDコントローラ7に供給されるクロックの停止・再開を行うことで、LCDコントローラ7から出力されるピクセル・クロックの供給を受ける相手機器(LCD)の動作に影響を与えることを防止することができる。このような場合の動作の流れを図4及び図5に示す。

[0056]

図4は、図1に示す本発明のクロック制御方式及び方法におけるCPUを低消費電力モードに設定する動作の他の一例を示す流れ図であり、図5は、図1に示す本発明のクロック制御方式及び方法におけるCPUの低消費電力モードの設定を解除する動作の他の一例を示す流れ図である。

[0057]

図4及び図5は、図2及び図3の場合と同様に、対象となる周辺機能ブロックがLCDコントローラ7の場合を示しているが、LCDコントローラ7から出力されるピクセル・クロックの供給を受ける相手機器の動作に影響を与えることを防止する場合の動作の流れを示す流れ図である。図4及び図5に示す動作の流れと図2及び図3に示す動作の流れとの違いは、前述した逓倍率・分周率の変更の前後でLCDコントローラ7に供給されるクロック15の停止及び再開を行う動作が、ステップ23、26、及びステップ33、36として動作の流れの中に入っていることである。なお、図2及び図3の場合は、PLL2及び分周器4による周波数の変更が、LCDコントローラ7から出力されるピクセル・クロックの

供給を受ける相手機器(LCD)の動作に影響を与えることについては考慮してない場合の動作の流れを示した図である。

[0058]

図4及び図5において、ステップ23、33では、LCDコントローラ7から 出力されるピクセル・クロックの出力が停止され、ステップ26、36では、L CDコントローラ7から出力されるピクセル・クロックの出力が再開される。

[0059]

以上で動作説明を終える。

[0060]

なお、図1に示す本実施の形態のクロック制御方式及び方法についての上記の説明では、周辺機能ブロックとして、図示しないLCDに接続されるLCDコントローラ7を示して説明したが、本発明のクロック制御方式及び方法における周辺機能ブロックとしてはLCDコントローラに限定されるものではない。

[0061]

また、上記の説明では、CPU6及びLCDコントローラ7からクロック制御部5へ送出されるクロック停止許可信号25及びクロック停止許可信号29は連続的にクロック制御部5へ送出されることで説明したが、それぞれ連続信号でなく、クロック停止を許可する状態になったときに、クロック停止を許可するためのクロック停止許可信号を一度クロック制御部5へ送出し、クロック停止を許可する状態でなくなったときには、そのときにクロック停止の許可を取り消すためのクロック停止不許可信号を送出するようにしてもよい。

[0062]

【発明の効果】

以上説明したように、本発明のクロック制御方式及び方法は、CPUを低消費電力モードに設定するにあたって、逓倍回路から出力される信号の周波数を、より低い周波数に変更するため、逓倍回路の逓倍率の値を低い値に設定変更し、LCDコントローラなどの周辺機能ブロックの前段に設けられる分周回路の分周率の値を、逓倍回路で逓倍率の値を低い値に設定変更した分だけ低い値にするように構成することにより、CPUの低消費電力モード状態において、周辺機能ブロ

ックの前段に設けられた分周回路に逓倍回路から供給される信号の周波数を、C PUの通常モード状態における場合よりも低く設定でき、周辺機能ブロックに供 給されるクロックを生成するために要する消費電力を従来より低く抑えることが できるという効果を有している。

【図面の簡単な説明】

図1

本発明のクロック制御方式及び方法の実施の一形態を示すブロック図である。

【図2】

図1に示すクロック制御方式及び方法におけるCPUを低消費電力モードに設定する動作の一例を示す流れ図である。

【図3】

図1に示すクロック制御方式及び方法におけるCPUの低消費電力モードの設定を解除する動作の一例を示す流れ図である。

図4

図1に示すクロック制御方式及び方法におけるCPUを低消費電力モードに設定する動作の他の一例を示す流れ図である。

【図5】

図1に示すクロック制御方式及び方法におけるCPUの低消費電力モードの設定を解除する動作の他の一例を示す流れ図である。


【符号の説明】

- 2 PLL
- 3 分周器
- 4 分周器
- 5 クロック制御部
- 6 CPU
- 7 LCDコントローラ
- 11 システム・クロック
- 12 PLL出力信号
- 14、15 クロック


・特願2002-339632

ページ: 21/E


- 16 ピクセル・クロック
- 21 PLL制御信号
- 22 PLL状態監視信号
- 23 分周器状態監視信号
- 2 4 分周率制御信号
- 25 クロック停止許可信号
- 26 CPU制御信号
- 27 分周器状態監視信号
- 28 分周率制御信号
- 29 クロック停止許可信号




O



















【書類名】 要約書

【要約】

【課題】CPUの低消費電力モード状態において、周辺機能ブロックの前段に設けられた分周回路に供給される信号の周波数を、CPUの通常モード状態における場合よりも低く設定でき、周辺機能ブロックに供給されるクロックを生成するために要する消費電力を従来より低く抑えることができる。

【解決手段】CPU6がクロックを使用しない低消費電力モードに設定されるとき、クロック制御部5は、PLL2の逓倍率の値をN分の一の値に設定変更してPLL2から出力されるPLL出力信号12の周波数をN分の一の値に変更した後、LCDコントローラ7の前段に設けられる分周器4の分周率の値をN分の一の値に設定変更して、LCDコントローラ7に入力されるクロック15の周波数は逓倍率及び分周率の設定変更前の周波数と変わらないようにする。

【選択図】 図1

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-339632

受付番号

5 0 2 0 1 7 6 8 8 4 7

書類名

特許願

担当官

佐々木 吉正

2 4 2 4

作成日

平成14年11月25日

<認定情報・付加情報>

【提出日】

平成14年11月22日

特願2002-339632

出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由]

 更埋田」

 住 所

 氏 名

1990年 8月29日

新規登録

東京都港区芝五丁目7番1号

日本電気株式会社